这是一份 140 页的中文 DRAM 技术讲解材料（第二版，2022），采用幻灯片图解形式。它从一句最简单的 C 语句 int i; i = 2; 出发，一路拆到 DRAM 内部的信号、时序与电源管理机制，逐页回答”为什么是这样设计”，而不是罗列规范条文。
核心内容：
- 从一条指令到 DRAM 内部：以
mov [a], 2为例，串起 AXI 组装 → EMI/内存控制器 → Write Command → Row Buffer → Core Array 的完整信号路径，说明研究 DRAM 本质上就是在分析这条指令背后的信号； - 基本概念与家族分支：DDR/SDR/QDR 的差异（以及为什么不做 TDR）、同步取代异步的动因、Dynamic 刷新原理，以及 GDDR、Wide IO、HBM、HMC、LPDDR 各自的定位；
- 硬件结构与层级：UDIMM/RDIMM/LRDIMM/SO-DIMM 与 SiP、x4/x8/x16 位宽的取舍、Channel / Rank / Bank / Bank Group 四级结构的由来，以及 DDR4→DDR5、LPDDR4→LPDDR5 的关键变化；
- 引脚与电源：VDD1/VPP/VDDQ 分离供电的原因、差分时钟 CK/CK#、CKE、/RESET 低有效，以及 DQS/DQ 配比、TDQS/RDQS、DM 数据掩码等每一根引脚存在的理由；
- 接口与信号完整性：DQS 为什么必须有、读写 Edge/Center 对齐的分工、ODT 与动态 ODT/Park、ZQ 240 欧校准、DBI 数据总线反转、Fly-by 拓扑与 Write/Read Leveling、MPR training；
- 时序与带宽效率：预取与 Burst Length 的匹配、BC4 的代价、tFAW 四个激活窗口、tREFI 取值、Additive Latency、Bank Interleave 与行缓冲区命中/空/冲突三种情形；
- 刷新与低功耗：All Bank vs Per Bank Refresh、PASR、ASR/SRT、温度补偿自刷新 TCSR、Self Refresh Abort、Power Down / Deep Sleep / DVFS / Maximum Power Saving；
- RAS 与测试：On-Die ECC、C/A Parity、Write CRC 与 ALERT_n，Row Hammer 与 Target Row Refresh（TRR），以及 Test Mode、Loopback、Connectivity Test 等量产测试手段。
适合需要系统补齐 DRAM 工作原理的工程师：无论是做 DDR/LPDDR 控制器与 PHY、做 SI 与电源完整性，还是想弄明白 JEDEC 规范里那些参数”为什么这么定”的读者，都能把它当作一本随时可查的图解手册。