这是 OCP 2026 全球峰会「Special Focus: Photonics」专题中 Lumentum 的 Oleg Shchekin 所作「VCSEL-based High Density Interconnects」演讲（共 7 页）。资料包文件名为 Slow-and-Wide-12.8T-VCSEL-solutions，PDF 内页标题为 VCSEL-based High Density Interconnects，本站按内页实际内容撰写摘要。
篇幅不长，但把「慢而宽」（slow-and-wide）这条路的关键参数讲得相当具体：用大量低速 NRZ 通道换取低功耗与低时延，靠 VCSEL 阵列、3D 扇出封装与成熟多模光纤生态把密度做上去，并给出光 PCIe 的机架级实时演示。
核心内容：
- VCSEL 方案的六个支点：可扩展架构、高带宽密度、高能效、沿用现有装配方法、沿用现有光纤与连接器生态、可靠性与高产量制造（供应链已由 3D 传感等大规模应用验证）；
- 应用与速率矩阵：Scale-up / Scale-out 用可插拔与 NPO 阵列，覆盖 1.6T / 3.2T / 6.4T；Scale-in CPO 面向 12.8T；D2D / UCIe 使用 32G、64G NRZ；协议层兼容 Ethernet、InfiniBand、Ultra Ethernet、PCIe、NVLink、UALink；
- 「慢而宽」的通道账：以 1.6T 的 8×4 50G NRZ 为例，在带 sparing 且要求 FIT <1 的条件下，32 Gbps 需 54 个通道、50 Gbps 需 36 个、64 Gbps 需 30 个；而 8×200G PAM4 方案需要 gearbox——低速 NRZ 免去 DSP/gearbox，代价是通道数成倍增加；
- 器件可靠性：1060nm VCSEL 的 HTOL 5000 小时数据，8mA、115℃ 炉温对应结温 181℃，为高温工况下的寿命提供依据；
- 3D 集成形态：图示晶圆级扇出封装（WLFOP）、3D 堆叠 fan-out 封装、RDL、driver、TIM/散热片、DAF 与基板的层次关系，说明光引擎如何与 CMOS 驱动电路贴合；
- 光 PCIe 连接能力：面向 AI scale-up / scale-in 的高密度光 PCIe 方案，在多模光纤上实现数十米 reach，当前约 1 Tb/s/mm、视向约 4 Tb/s/mm，同时适配新兴的 wide/slow 与 narrow/fast 接口；
- 机架级 PoC 演示：1060nm 3D FOWLP VCSEL/PD 收发光引擎与 Scorpio PCIe 交换机放在同一个 NPO / CPO-like 机架托盘内，多路 32 Gb/s NRZ 通道实时运行，在 OM3 多模光纤上实现无误码 PCIe-5 链路，光引擎功耗路径指向 <2.5 pJ/bit；现场在 B34 展位做实时演示；
- 行动倡议：继续对齐系统需求与关键评价指标，尤其是 pJ/bit 的系统边界定义，以及 reach、时延、成本与电子/光纤/连接器生态，建立一致口径以便不同技术之间可比较。
适合 VCSEL 与多模光互连、光 PCIe / scale-in 架构、3D 封装与光引擎设计，以及评估「慢而宽」相对 200G/lane PAM4 路线取舍的从业者阅读。