微环调制器 MRM 相比马赫-曾德尔调制器 MZM，它的尺寸更小，带宽密度也更高。MRM很适合共封装 CPO 这种高密度集成场景。
Nvidia 发布了全球首款单通道 200Gbps、总带宽 1.6Tbps 的 CPO 交换机，它里面用的微环调制器就是基于台积电通用紧凑型光子引擎 COUPE 工艺流片的。
推荐阅读：
Nvidia：降低工艺误差的低敏感度微环谐振器
英伟达：集成硅光 CPO 方案的互联架构与技术分析
Lightmatter：16 波长 800G BiDi 微环硅光 CPO 方案
MRM 的工作原理，简单来说，就是利用硅的等离子体色散效应，通过 PN 结电压去调控波导的有效折射率，再借助谐振腔的光场增强，实现高效电光调制。
推荐阅读：
海思 / Intel：用于 CPO 的 SiN-SOI 微环调制器
微环谐振器：耦合，调制与波分复用
对于强度调制的 MRM，电光带宽 EO BW、插入损耗 IL、线性度、调制消光比和啁啾特性，这些指标都很要紧。要实现单通道 200Gbps 以上的稳定传输，光子和电子必须协同优化。
在今年的 OFC2026 大会上，英伟达重点探讨了单通道 200Gbps 以上微环调制器该怎么设计优化。
从电学上看，不同频率下的有效调制电压，是由 PN 结电阻 Rj、结电容 Cj、等效电感，还有信号源与端接阻抗一起决定的。
这些参数相互制约，我们的目标就是通过它们来优化结电容电压传输函数：
𝐻𝑒 (𝜔) = 𝑉𝑗/𝑉𝑖n
硅光调制器的 PN 结，可以等效成电阻 Rj 和结电容 Cj 串联，构成一个标准的 RC 低通电路。
传输函数只有一个极点，频率响应曲线也只有一处滚降拐点。不加任何补偿电感时，调制器带宽天生受限，高频电光信号衰减很厉害。
此时在 RC 回路里串或并一个小电感 Leq，电路就变成双极点系统。电容与电感储能相位相反，低频时电感阻抗极低，电路仍以 RC 特性为主。
但随频率升高，电感感抗逐步抵消电容容抗造成的信号损耗，在特定频段形成谐振增益凸起，即电学电感峰化，有效补偿高频衰减。
我们之前也聊过，EML 可以通过引线键合引入峰化电感，把带宽提上去。
推荐阅读：
三菱：串联双调制器的差分 EML 方案
三菱：从高台面结构到混合玻璃基板与 FC+WB 的高速 EML
最优峰化电感的感值很小，在 pH 级别。走线、凸块、基板带来的额外寄生 R/L/C，会直接抵消峰化增益，甚至让带宽恶化。
传统 2D 或倒装芯片封装里，EIC 驱动芯片跟 PIC 微环之间走线长、微凸块多，会引入一大堆额外的串联电感和并联电容。
台积电 COUPE、SoIC® 这些混合键合 3D 光电集成工艺，能大大缩短电光芯片的互连路径，把互连 RLC 寄生降下来。
推荐阅读：
台积电：用于 CPO 的硅光器件性能与工艺平台
台积电：基于 COUPE 与 CoWoS 封装的 CPO 演进路线
3D 堆叠可以让 EIC 和 PIC 物理距离极近，走线电感基本可以忽略。
这是从电路驱动层面补偿高频损耗的手段。不过要注意，电感峰化只能补偿电回路带来的带宽衰减。
MRM 本质是一个谐振腔型器件，光子会在微环里持续振荡。光子在环里停留的时间越长，旧光拖尾效应就越明显，跟不上高速电信号的快速切换，导致高频调制信号严重衰减，调制带宽也就变窄了。
光子残留、拖慢信号的这个过程，我们可以用极点来描述。只要光腔存在损耗、光子有停留时间，就一定会有极点。
极点的实部由光子寿命 τ 决定，这会带来严重的高频衰减：调制频率越高，输出调制增益就越低，系统调制带宽被大幅压缩，这是谐振腔本身固有的缺陷，没法消除。
极点的虚部 Δω，表示激光波长和微环谐振峰错开了多少，也就是失谐量。
微环的双光束干涉输出结构，经过对时域方程组做傅里叶变换，会让传递函数的分子产生一组特征根，也就是系统的零点。
这些零点正好可以用来抵消上面提到的极点损耗，拓宽调制带宽。
零点由耦合损耗、腔内固有损耗和失谐量共同决定。调整工作失谐量，可以平移零点的频率位置，用零点的增益抬升去补偿极点的衰减，这就实现了光学峰化。
光子寿命和零点的位置，都跟微环的耦合强弱直接相关，这一点我们之前讨论过。
带宽由失谐量决定。不过，大失谐带来的光学峰化虽然能显著提升 MRM 的高频响应，代价是消光比下降和非线性恶化。
Nvidia 给出过一个工程上的实用方案，就是最大化增益带宽积，对应的最优失谐量 Δω ≈ 1.13/τph，其中过耦合微环通常能实现更高的增益带宽积。
目前，不同 MRM 之间做性能对标，偏置条件怎么设、性能指标怎么定义、射频去嵌入用什么流程，都还没有统一标准。
下面汇总了近年来已发表的超高速微环调制器成果。
感谢阅读！若有不准确的地方烦请指正。现在订阅，可免费加入我们的香农学术ima知识库，基于海量论文/文档的可信问答（只接受付费专栏订阅/知识星球用户加入）。
感谢支持！