CPO 中 EIC 与 PIC 的 3D 堆叠互联及光纤耦合方案解析

在 CPO 里，电芯片 EIC 和光芯片 PIC 通常要靠 3D 堆叠来集成，好处很直接：互连距离更短、带宽密度更高、能耗更低。

目前主要靠两种方式：一种是用硅通孔 TSV 直接打穿芯片，另一种是用扇出型封装里的高铜柱来连接。

先看第一种方案，把 PIC 光芯片放置在 EIC 电芯片上方。

不过实际中，电芯片做硅通孔的工艺比较复杂，因此目前更多采用晶圆级扇出工艺制作高铜柱来连接光芯片。这个结构还便于让光芯片略微伸出，以支持边缘光耦合。

另一种方案反过来，把 PIC 光芯片放在下面，这时就可以利用光芯片上的硅通孔来连接上面的电芯片。

这种布局有两个地方要特别注意：一个是固定组装单元怎么安装，另一个是怎么控制光芯片的翘曲。

好处是散热和电性能更优，可以支持 200G/lane 以上的速率。

再说说光纤怎么连接到光芯片上。这里有几个技术选择：主动对准还是被动对准，边缘耦合还是光栅耦合。

关于边缘和垂直耦合的方案与案例，可以阅读：

如果追求更好的光学性能，比如损耗更低、对波长不那么敏感，带透镜的主动边缘耦合效果确实更好。

但要是考虑大规模生产，晶圆级方案就更实用，比如用被动对准的晶圆上镜面耦合器。

目前行业普遍采用晶圆级组装技术。在大规模生产 CPO 器件时，通常使用垂直耦合器完成光学组装与固定单元集成。

这类耦合器能够扩大光斑尺寸，从而放宽对准容差，并支持晶圆级测试、可拆卸设计，同时具备波长不敏感特性，也可用于密集波分复用系统。

CPO 中光纤，电芯片与光芯片是怎样互联的？